Construir Chips Semicondutores com IA

O design de chips é um problema de otimização em larga escala com restrições. Cada decisão de design físico afeta a conectividade da rede, a demanda de roteamento, a congestão, as margens de tempo e o esforço de fechamento a jusante. Os engenheiros passam repetidamente por posicionamento, legalização, análise de congestionamento, verificação de tempo e DRC, reparo e reruns. Cada iteração pode requerer um poder computacional significativo e longos tempos de execução das ferramentas.O posicionamento de macro é uma janela útil para este problema. Grandes memórias e blocos de IP devem ser dispostos em uma tela fixa, com espaço suficiente para que os sinais se movam ao redor deles. Um posicionamento pode ser legal e ainda causar congestão, fios longos ou correções difíceis a jusante.A Archgen AI é um ecossistema agente projetado especificamente para o design de chips semicondutores. Ao unir a lacuna entre ferramentas EDA legadas e fluxos de trabalho agentes inteligentes, eles capacitam engenheiros de hardware a entregar silício mais rápido do que nunca na era da IA.Seu motor de design de chips recentemente ganhou o desafio de posicionamento macro da Hudson River Trading (HRT) e Partcl. O resultado veio da construção de um sistema de busca disciplinado em torno do fluxo EDA: geração de propostas acelerada por GPU, pontuação incremental, pontos de partida diversos, reparo consciente da congestão e validação rigorosa. Leia o relatório técnicoNesta sessão, vamos desvendar como a IA pode estar dentro do ciclo de design de chips: propondo alterações, lendo feedback das ferramentas, decidindo onde investir mais poder computacional e aprendendo quais estratégias valem a pena seguir em frente.Sobre os palestrantes:Hariharan Ayappane, cofundador e CEO da Archgen AI, trabalha em fluxos de trabalho de design físico e sistemas agentes para engenharia de chips. Anteriormente, residente da Lossfunk.Naveen Venkat, cofundador e CTO da Archgen AI, trabalha em otimização, sistemas de IA e ferramentas de design de chips.Leitura prévia:Como Classificamos em Primeiro Lugar no Desafio de Posicionamento Macro da HRT e PartclPor que o Design de Chips Ainda Leva 18 Meses e O Que a IA Pode Realmente Corrigir Agentes Cognitivos para a Próxima Era do SilícioParticipe online: meet.google.com/evg-mhev-uqzAnsioso para vê-lo!